

Plan de Trabajo del G1

TP1: Sistemas Electrónicos



ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN

UNIVERSIDAD DE VALLADOLID

MÁSTER EN INGENIERÍA DE TELECOMUNICACIÓN

TALLER DE PROYECTOS 1: SISTEMAS ELECTRÓNICOS

BARRIGON GOMEZ, MIGUEL

MEDRANO PAREDES, MARIO

RUIZ DE LAS HERAS, CLARA

SANCHEZ VALENCIA, VICTOR

Semana	Actividad	Horas
1	Especificación del proyecto Definición de objetivos	4
2	Especificación del proyecto Estudio sistema	1
3	Diseño electrónico y captura esquemática Búsqueda de componentes Posicionado componentes Creación de nuevos componentes Documentación esquemático. Control de cambios Análisis consumo eléctrico Análisis disipación de potencia Rutado de conexiones Generación de listado de materiales (BOM)	7
4	Diseño electrónico y captura esquemática Búsqueda de componentes Posicionado componentes Creación de nuevos componentes Documentación esquemático. Control de cambios Análisis consumo eléctrico Análisis disipación de potencia Rutado de conexiones Generación de listado de materiales (BOM)	2,5
5	Diseño de la placa de circuito impreso Creación de huellas de nuevos componentes Posicionado de componentes Definición de borde y zonas de conectores Rutado de conexiones Planos de disipación térmica Planos de masa y otros Documentación: serigrafía. Control de cambios Documentación: acotaciones geométricas Generación de ficheros para el fabricante (gerber)	
6	Diseño de la placa de circuito impreso Creación de huellas de nuevos componentes Posicionado de componentes Definición de borde y zonas de conectores Rutado de conexiones Planos de disipación térmica Planos de masa y otros Documentación: serigrafía. Control de cambios Documentación: acotaciones geométricas Generación de ficheros para el fabricante (gerber)	
7	Fabricación de la placa de circuito impreso Envío al fabricante Recepción y revisión Montaje de componentes	
8	Fabricación de la placa de circuito impreso Envío al fabricante Recepción y revisión Montaje de componentes	

9	Realización Firmware (uC/FPGA). Simulación y depuración Control de elementos hardware: drivers Verificación Programa principal. Especificaciones Documentación firmware. Control de cambios	
10	Realización Firmware (uC/FPGA). Simulación y depuración Control de elementos hardware: drivers Verificación Programa principal. Especificaciones Documentación firmware. Control de cambios	
11	Verificación hardware Verificación inicial Verificación firmware Resolución de problemas Análisis de prestaciones Montaje final. Piezas mecánicas	
12	Verificación hardware Verificación inicial Verificación firmware Resolución de problemas Análisis de prestaciones Montaje final. Piezas mecánicas	
13		
14		
15	Documentación Realización informe	
	TOTAL	

Diario

Semana 15/9-19/9

(Planificación: Definición de objetivos)

Durante esta semana se ha iniciado la asignatura de TP1-SE el martes 16 con una clase de 2h en la que se ha explicado la idea del proyecto, los contenidos de la asignatura y la forma de trabajo, además de todas las herramientas que se van a emplear. En la segunda sesión del día 19 de septiembre (1h) se ha terminado la introducción al proyecto con diferentes métodos de gestión de este. En esta sesión se han establecido los grupos de trabajo y se ha comenzado con la estimación temporal del proyecto con el método Gantt que se adjunta (1h).

Semana 22/9-26/9

(Planificación: Especificaciones del sistema)

El martes tuvimos 1h de clase donde conocimos las especificaciones hardware y como usar proteus, además de una hora donde Mario y Miguel empezaron con los diseños de las PBC's y Victor y Clara terminaron el diagrama Gantt (1h). El miércoles por la tarde Miguel dedicó tiempo extra en la realización de los esquemáticos del PCB2 (2h). En la clase del viernes continuamos con el desarrollo de los diseños de los esquemáticos de las PBC's (2.5h). En esta sesión se finalizaron los esquemáticos de las PCB1, PCB2 y PCB3, desarrollados por Mario, Miguel y Victor respectivamente. Clara comenzó el desarrollo de los esquemáticos correspondientes al PBC0.




Figura 1. PCB2 Hoja raíz 1

Plan de Trabajo del G1 de TP1: Sistemas Electrónicos




Figura 2. PCB2 Hoja raíz 2




Figura 3. PCB1 Hoja raíz 1




Figura 4. PCB1 Hoja raíz 2




Figura 5. PCB1 Hoja raíz 3




Figura 5. PCB1 Hoja raíz 3

Semana 29/9-3/10

(Planificación: Cálculo de costes y diseño de las PCBs)

En la sesión del martes se han realizado labores de actualización y refinado de los esquemáticos. Mario y Miguel comenzaron con la especificación de las PCBs mientras que Víctor y Clara se encargaban de comenzar con las hojas de coste y actualización de los diagramas Gant(1h). Clara dedico tiempo el jueves por la tarde para crear el logo y pensar en un nombre para nuestro grupo (2h).

En la sesión del viernes se continuo con las labores empezadas el martes dejando prácticamente acabadas las PCBs(dos de ellas no se van a poder mostrar por problemas para poder acceder a ellas al no haberse guardado correctamente) (2h).

Los esquemáticos se van a guardar en el Anexo 1 para así aligerar el peso de este archivo, y lo mismo se va a hacer con las PCBs en el Anexo 2. Se han introducido las imágenes actuales, cuando se realicen cambios las imágenes serán actualizadas.

Durante el fin de semana Víctor estuvo corrigiendo algunos de los comentarios del profesor durante la sesión. En concreto lo relativo a los ficheros BOM (que se encuentra en la carpeta BOM), además añadió el fichero final donde se detallará el proyecto en su conjunto, (1,5h).

Plan de Trabajo del G1 de TP1: Sistemas Electrónicos

Universidad de Valladolid
Desarrollo Práctico de Sistemas Electrónicos



Bill Of Materials for Taller Proyectos 1. Datalogger

Design Title Taller Proyectos 1. Datalogger
Author VIMMAC TECH
Document Number 1
Revision 3
Board PCB3-Wireless
Design Created martes, 7 de octubre de 2025
Design Last Modified martes, 7 de octubre de 2025
Total Parts In Design 20

Notes

Precios sin IVA (21%), VAT not added

No incluyen gastos de envío, shipping costs not included

Algunos valores corresponden con la compra de 10 uds o más, Some values correspond to the purchase of 10 units or more.

**Fuera de stock, referencia DigiKey: AP3216ID

1 Modules					
Quantity	References	Value	PCB Package	Farnell code	Cost
1	M3	LAMBDA62-8D	LAMBDA628D	2988568	14,44€
Sub-totals:					14,44€
3 Capacitors					
Quantity	References	Value	PCB Package	Farnell code	Cost
1	C1	100nF	0805		0,168€
2	C2,C3		0805		
Sub-totals:					0,17€
2 Resistors					
Quantity	References	Value	PCB Package	Farnell code	Cost
1	R1	10k	0805		0,175€
1	R2	0R1	0805		0,0939€
Sub-totals:					0,27€
14 Miscellaneous					
Quantity	References	Value	PCB Package	Farnell code	Cost
10	3V3,GND,LBUSY,LCS,LDI01,LMISO,LRX,LSCK,LTX,MOSI	PIN	PIN		0€
1	ANT1		NULL		
2	J1,J2	M20-6102845	CONN-DIL40-ROUND	1569230	4,05€
1	L1		INDC3225X135		
Sub-totals:					8,10€
Totals:					22,98€

martes, 7 de octubre de 2025 19:36:55

Semana 06/9-12/10

(Planificación: análisis del consumo eléctrico)

El lunes tuvimos de nuevo una sesión de laboratorio, donde se enseñó como crear las huellas de los componentes y analizar el consumo eléctrico (1H). Además continuamos realizando las huellas que se nos habían extraviado, actualizando el diagrama de Gantt y terminando con las Bill of Material (1H).

Víctor actualizó el esquemático de la PCB3 debido a que íbamos a implementar una nueva antena con posibilidad de adaptación de impedancias con una red en forma de PI. Además, actualizó el BOM de la PCB3 con los nuevos componentes (0,5H)